Services d’ingénierie
Conception FPGA
Nous accompagnons les nouveaux projets FPGA comme les designs existants à déboguer, optimiser ou étendre, de l’étude de faisabilité à la validation en laboratoire et à l’intégration système. ✓ Conception de l’architecture ✓ Développement VHDL ✓ Vérification et timing closure ✓ Mise en service et validation du matériel ✓ Dépannage de designs FPGA et conseil ✓ Optimisation du timing et des performances ✓ Développement FPGA pour les communications, la SDR et l’acquisition de données
Notre plateforme FPGA de référence
Développement sur FPGA Efinix
Nous utilisons principalement les FPGA Efinix pour nos nouveaux développements de systèmes numériques performants et de traitement du signal.
Plateformes FPGA
Autres familles de FPGA que nous utilisons
Nous travaillons également avec les plateformes FPGA AMD / Xilinx, Altera / Intel, Microchip et Lattice.
- UltraScale
- Zynq 7000
- Virtex 4 FX
- Spartan 3A DSP
AMD / Xilinx
Plateformes FPGA et SoC pour les systèmes numériques hautes performances, le traitement du signal et l’embarqué.
- Arria 10
- Cyclone 10
- Arria V
- Stratix IV / III
- Cyclone V
Altera / Intel
Expérience de longue date sur plusieurs générations de FPGA Altera et Intel. Membre du programme Altera Solution Acceleration Partner Program.
- PolarFire
- PolarFire SoC
Microchip
Composants FPGA et SoC pour les systèmes numériques à haute fiabilité et les applications embarquées.
Compétences FPGA
Compétences en conception FPGA
De l’architecture FPGA aux systèmes numériques complets et performants.
Intégration FPGA et RF
Commande déterministe, synchronisation cohérente et accélération matérielle du traitement du signal entre les sous-systèmes RF et FPGA.
Contrôle RF et synchronisation déterministes
Commandes synchronisées avec précision pour les transceivers, synthétiseurs, convertisseurs et triggers, avec un enchaînement déterministe des événements.
Boucles de rétroaction à très faible latence
Boucles de rétroaction critiques implémentées directement dans la logique FPGA, là où la latence d’un logiciel serait trop élevée.
Acquisition et génération cohérentes en phase
Alignement temporel et de phase multicanal pour récepteurs et émetteurs cohérents, radars et systèmes RF distribués.
Accélération FPGA d’algorithmes logiciels
Transfert des calculs numériques et du traitement du signal du logiciel embarqué vers des chaînes de traitement FPGA à latence déterministe, pour réduire la latence et augmenter le débit.
Traitement hybride FPGA / logiciel
Répartition du traitement temps réel entre le FPGA et le logiciel embarqué, avec contrôle étroitement couplé, interruptions et calculs assistés par le matériel.
Interfaces ADC/DAC rapides
Interfaces de convertisseurs avec des contraintes de timing précises, conçues pour une latence déterministe, l’intégrité du signal et le traitement temps réel sur FPGA.
Interfaces ADC/DAC source-synchrones
Interfaces de convertisseurs CMOS et LVDS avec des contraintes de timing explicites, alignement d’horloge, deskew et contrôle des marges setup/hold.
JESD204B/C à latence déterministe
Interfaces série multi-lanes avec synchronisation et alignement des lanes, pour une latence déterministe entre l’échantillonnage et le traitement.
Chemins de données à très faible latence
Buffering et profondeur de pipeline réduits au minimum pour les systèmes où la latence convertisseur-FPGA et FPGA-convertisseur est un paramètre critique.
Domaines d’horloge et architecture de timing
Gestion rigoureuse des horloges des convertisseurs et du FPGA ainsi que des passages entre domaines d’horloge (CDC), afin de préserver un fonctionnement déterministe et la cohérence des données.
Accélération du traitement du signal sur FPGA
Traitement des échantillons ADC directement dans le FPGA (filtrage, détection, estimation et commande) avant leur transfert vers le logiciel embarqué ou l’hôte.
Interfaces mémoire
Architectures mémoire à haut débit et stockage embarqué pour le traitement FPGA et les systèmes embarqués.
DDR2 / DDR3 / DDR4 / LPDDR4
Mémoire externe à haut débit pour les chemins de données FPGA, le buffering et le traitement du signal.
HyperRAM
Mémoire externe compacte pour le buffering et le stockage intermédiaire dans les designs FPGA à faible nombre de broches.
NOR Flash
Configuration FPGA, stockage du firmware et gestion des images de démarrage.
eMMC
Stockage du système Linux embarqué, des applications et des données persistantes.
Systèmes mémoire des processeurs
Architectures mémoire pour processeurs ARM, RISC-V et soft-core intégrés à la logique FPGA.
Interfaces série rapides
Connectivité à faible latence et haut débit pour les systèmes à base de FPGA.
PCI Express
Transfert de données FPGA-hôte à haut débit, moteurs DMA et intégration hôte à faible latence.
SGMII
Interface MAC/PHY Gigabit Ethernet et transport de paquets déterministe.
10G / 40G Ethernet
Architectures de paquets et de streaming à haut débit pour l’acquisition, la SDR et le traitement temps réel.
JESD204B/C
Connexion série rapide des convertisseurs ADC et DAC avec synchronisation déterministe.
Liaisons fibre optique spécifiques
Interconnexions série à faible latence, propres à l’application, pour le traitement distribué et les E/S déportées.
Algorithmes, interfaces et blocs système
Domaines de développement FPGA représentatifs en communications, SDR et traitement de données rapide.
Modems et traitement SDR
Modems à faible latence, traitement du signal SDR, DDC/DUC et traitement numérique spécifique.
Filtrage numérique
Filtres FIR et IIR, interpolateurs fractionnaires, décimateurs et conversion de fréquence d’échantillonnage.
Boucles de synchronisation
Récupération de rythme, récupération de porteuse et algorithmes de synchronisation pour les systèmes de communication.
Traitement adaptatif
Égaliseurs adaptatifs, y compris algorithmes CMA et decision-directed.
Connectivité rapide
PCI Express avec DMA, interfaces JESD204B pour ADC/DAC et Ethernet 1G/10G.
Processeurs embarqués
Processeurs soft-core RISC-V et Nios II intégrés dans des systèmes à base de FPGA.
Projet FPGA représentatif
Modem FPGA à faible latence pour liaison radio point à point
Développement d’un cœur IP de modem sur FPGA pour un système radio point à point, avec une latence très faible et déterministe.
Les travaux ont couvert l’implémentation VHDL, le traitement en bande de base temps réel, le timing closure et l’intégration avec le matériel numérique rapide et RF environnant.
Les principaux défis concernaient les chaînes de traitement à latence fixe, les domaines d’horloge, l’intégration des interfaces rapides et l’optimisation des chemins de données critiques en timing.
Besoin d’aide pour l’architecture, l’implémentation ou la mise en service d’un FPGA ?
Nous pouvons concevoir l’architecture FPGA, prendre en charge un sous-système précis ou assurer son développement jusqu’à la mise au point et à la validation en laboratoire.